-------------------------------------------------------------------------------
-- Archivo:                         mux2to1.vhdl
-- Fecha de creacion:               04/02/2011
-- Ultima fecha de modificacion:    04/02/2011
-- Diseñador:                       Liliana Andrade
-- Diseño:                          mux2to1
-- Proposito:                       Multiplexor de 2 entradas y 1 salida que se
--                                  encarga  de  seleccionar el resultado entre
--                                  suma/resta o  multiplicacion, segun  el bit 
--                                  en la pos. 1 del cod. de operacion
-------------------------------------------------------------------------------

library ieee;
use ieee.std_logic_1164.all;

entity mux3to1 is
    port(
        I0_i        : in std_logic_vector(3 downto 0);
        I1_i        : in std_logic_vector(3 downto 0);
        SEL_i       : in std_logic;
        OUTPUT_o    : out std_logic_vector(3 downto 0)
    );
end mux3to1;

architecture behavioral of mux3to1 is

    begin

        with SEL_i select
            OUTPUT_o <=
                I0_i when "0",  -- se selecciona el resultado del sumador
                I1_i when "1";  -- se selecciona el resultado del multiplicador
 
end behavioral;
